پاورپوینت الکترونیک دیجیتال منطق CMOS

 پاورپوینت الکترونیک دیجیتال منطق CMOS

نوع فایل power point

قابل ویرایش 90 اسلاید

قسمتی از اسلایدها

منطق CMOS مهمترین خانواده مدرات منطق بشمار میرود. این منطق از اینرو Complementary نامیده میشود که در آن به تعداد مساوی از ترانزیستورهای n-channel و p-channel استفاده شده است که بصورت مکمل هم کار میکنند.

مزیت غیر قابل رقابت آن در توان مصرفی بسیار ناچیز ترانزیستورها در حالت ایستاست. همچنین قابلیت مجتمع سازی بسیار بالا و سرعت زیاد آن باعث شده تا در اغلب وسایلی که از باتری استفاده میکنند نظیر کامپیوترهای قابل حمل و گوشی های تلفن همراه از این تکنولوژی استفاده شود.

یک تابع f(a,b,…x) را میتوان با استفاده دو مدار متمم مطابق شکل مقابل پیاده سازی نمود.

بازای ترکیب مورد نظر ورودی ها فقط یکی از مدارات pull up و یا pull down فعال شده و باعث میشود تا خروجی به منبع تغذیه و یا زمین وصل شود.

در منطق CMOS برای ساختن مدارات pull up از ترانزیستور های نوع p و برای ساختن مدارات pull down از ترانزیستور های نوع n استفاده میشود.

معکوس کننده CMOS

یک معکوس کننده CMOS از یک ترانزیستور افزایشی NMOS و یک ترانزیستور افزایشی PMOS تشکیل میشود.

بازای ورودی VIN=0 ترانزیستور n قطع بوده و ترانزیستور p در ناحیه خطی است. لذا خروجی در منطق یک قرار گرفته و برابر است با VDD

بازای ورودی VIN=VDD ترانزیستور n در ناحیه خطی قرار گرفته و ترانزیستور p قطع است. لذا خروجی صفر است.

در هر دو حالت جریانی که از منبع کشیده میشود بسیار ناچیز و در حد جریان نشتی ناحیه قطع ترانزیستور است از اینرو توان مصرفی این گیت بسیار کم است.

اندازه هر ترانزیستور 1/10 ترانزیستور دو قطبی و 1/500 اندازه مقاومت است لذا امکان مجتمع سازی این وسیله بسیار زیاد است.

تاخیر گیت های CMOS امروزی در حد یپکوثانیه است.

تنها نقطه ضعف آنها تغذیه مدارات بیرونی است که از این لحاظ تکنولوژی دوقطبی هنوز بر CMOS برتری دارد.

فهرست مطالب و اسلایدها

منطق CMOS

معکوس کننده CMOS

مشخصه انتقال ولتاژ

تاخیر انتشار

جریان اتصال کوتاه

اتلاف توان

Fan Out

تغییر مقیاس

خانواده 74HCxx

گیت NOT :

منطق شبه NMOS

گیت XOR در منطق شبه NMOS

بافرینگ CMOS

CMOS پویا

Evaluation

اشتراک بار

پشت سر هم بستن مدارات پویا

منطق دومینو

منطق دومینوی تفاضلی

کوئیز

منطق دومینو np-CMOS

منطق ترانزیستور عبور

انتقال سطح منطقی 1

اتصال پشت سرهم ترانزیستورهای عبور

Four-input NAND in CPL

Transmission Gate Logic

تاخیر انتشار زنجیره ای از گیت های انتقال